La CPU I6500 de Imagination agrega computación heterogénea, agrupación múltiple, impulsará los autos sin conductor

Robot MIPS

Han pasado casi cuatro años desde que Imagination Technologies adquirió MIPS Technologies, los desarrolladores de la arquitectura MIPS. Durante ese tiempo, Imagination ha realizado un esfuerzo concertado para escalar sus arquitecturas de CPU MIPS hacia afuera y hacia arriba para admitir una gama más amplia de cargas de trabajo, casos de uso y capacidades. MIPS fue una vez una arquitectura de alta gama que alimentaba estaciones de trabajo y computadoras de alto rendimiento, pero su fortaleza hoy en día está en el mercado integrado. El I6500 podría cambiar eso, y el núcleo ya se ha aprovechado para impulsar el futuro (juego de palabras) de la tecnología de automóviles autónomos.

Primero, hablemos del núcleo. los I6500 y I6400 comparten la misma arquitectura de CPU básica. Ambos chips son procesadores de doble problema con soporte para multihilo simultáneo (SMT). Ambos pueden manejar hasta cuatro subprocesos por núcleo de CPU, ofrecen una implementación SIMD / FPU opcional con registros de 128 bits (en general equivalente al NEON de ARM, aunque los detalles de implementación particular pueden variar), soporte de virtualización de hardware y un L2 asociativo de 16 vías caché que puede escalar hasta 8 MB.

mips-i6400-cpu-diagrama de bloques-F



Lo que distingue al I6500 del I6400 anterior es su soporte para implementaciones de clústeres a gran escala e integración de cómputo heterogénea. Donde el I6400 apunta a aplicaciones de múltiples núcleos, el I6500 está diseñado para ser utilizado como parte de un sistema de múltiples clústeres con soporte potencial para cientos de CPU, así como otros aceleradores de cómputo heterogéneos.

I6500_diagram_Oct16

La imaginación está dividiendo las capacidades heterogéneas del chip en dos segmentos: 'interior heterogéneo' y 'exterior heterogéneo'. 'Interior heterogéneo', según Imagination, se refiere a cómo los clientes pueden optimizar el núcleo I6500 de varias formas, incluida la alteración de su configuración de subprocesos múltiples simultáneos, el cambio del tamaño de la caché L1, incluyendo o excluyendo la unidad SIMD / FPU, sumando a 1 MB de RAM Data ScratchPad, agregando hasta 4 puertos AXI para conectarse con periféricos de baja latencia y ajustando la configuración dinámica de voltaje y frecuencia por núcleo. Esta no es realmente una computación heterogénea como la ha definido AMD, pero habla de cómo el I6500 es un diseño de núcleo extremadamente flexible.

'Heterogéneo por fuera', se parece más a HSA tal como lo hemos visto utilizado por AMD y Qualcomm. MIPS escribe:

Las capacidades de la familia I6500 se extienden aún más en el marco de 'exterior heterogéneo' a través de una característica única que admite la construcción de clústeres de 'solo acelerador'. Un solo clúster de la plataforma de la familia I6500 se puede configurar para tener hasta ocho unidades de coherencia IO (IOCU) conectadas juntas, sin CPU en el clúster.

Los aceleradores funcionales de diseño personalizado o de terceros se pueden conectar a través de la interfaz AXI4 estándar a estos puertos IOCU, lo que proporciona recursos informáticos muy localizados y concentrados para tareas o aplicaciones específicas. Dicha configuración proporciona beneficios a un grupo de aceleradores funcionales mediante la utilización de una caché L2 de baja latencia compartida y localizada entre las unidades de acelerador. Concentra el procesamiento y el tráfico de los aceleradores y las CPU en clústeres separados.

I6500-diagrama-de-bloques-3

De esta manera, hay menos tráfico competitivo y asignación de ancho de banda a las respectivas memorias caché L2 para cada grupo de procesamiento, todo mientras se mantiene la coherencia de la memoria entre las respectivas cachés L2.

Una importante victoria en el diseño

Cuando Imagination Technologies compró MIPS, tuvo alguna esperanza de ganar espacio en el mercado de Android. En gran parte, esto no sucedió: ARM simplemente tenía demasiada ventaja para que MIPS avanzara mucho. Un acuerdo recientemente anunciado con la empresa de conducción asistida Mobileye puede dar un gran impulso al negocio de licencias de MIPS en el futuro. Mobileye utilizará el I6500 de la compañía para impulsar su próximo sistema de conducción asistida EyeQ5, que actualmente se espera que llegue al mercado en 2020. EyeQ5 tendrá ocho procesadores MIPS combinados con los propios procesadores de visión de Mobileye para reconocimiento de imágenes y navegación, PCWorldinformes.

Aún no se sabe nada de ningún esfuerzo de cómputo de clúster de gran escala o de gran escala en torno al I6500, pero el acuerdo con Mobileye podría ser significativo por sí solo. Mobileye proporciona tecnología a múltiples empresas (recientemente se separó de Tesla en un desacuerdo de alto perfil sobre la naturaleza del programa de piloto automático de Tesla). Las CPU MIPS son técnicamente compatibles con Linux y Android, pero no han sido el foco de la misma atención de los desarrolladores que ARM, que domina el mercado de CPU que no son x86.

Copyright © Todos Los Derechos Reservados | 2007es.com