Análisis profundo: memoria de gran ancho de banda de Hynix

AMD-HBM

Hemos hablado de las capacidades y el rendimiento de HBM (memoria de gran ancho de banda). varias veces durante los últimos seis meses, pero un nuevo informe arroja luz sobre la arquitectura física y la construcción de HBM. Esta nueva tecnología de memoria se considera el futuro de la memoria GPU. Nvidia debutará con su propia arquitectura Pascal en 2016 con HBM2, mientras que AMD lanzó sus propias GPU equipadas con HBM, Radeon Fury X y Radeon Fury, a principios de este verano.



los reporte completo de Tech Insights tiene un muro de pago, pero la empresa compartió una serie de diapositivas y detalles con EETimes . El conjunto de HBM que AMD e Hynix diseñaron conjuntamente es realmente nuevo en comparación con otros productos del mercado. Samsung ha utilizado TSV (a través de vías de silicio) para conectar DRAM antes, pero nadie ha construido un diseño de E / S amplio como este en un producto comercial.

Intercalador y DRAM

El intercalador, las microbombas y el sustrato laminado



La imagen de arriba muestra el sustrato, la capa de interposición (fabricada por UMC en un proceso de 65 nm) y la DRAM apilada. Los TSV no son visibles en esta toma, pero se pueden ver en la imagen a continuación. El informe también detalla cómo Hynix fabricó los TSV y el proceso que utilizó para crearlos. Una cosa que los autores señalan es que si bien esperaban ver 'vieiras' en las imágenes (las vieiras son crestas formadas en la pared lateral durante el proceso de grabado), Hynix aparentemente hizo un excelente trabajo evitando el problema. Hynix, concluye el autor, 'tiene una gran receta de grabado'.

TSV y DRAM mueren

TSV y DRAM mueren

La disposición de los troqueles en la pila sugiere que los primeros tres troqueles DRAM se cortaron en cubitos (cortados de la oblea) como un grupo, mientras que el chip DRAM superior se cortó por separado, se probó y luego se unió a la pila. La pila completa de cuatro dados se habría unido al dado lógico. La ventaja de este tipo de configuración es que ofrece a Hynix una amplia oportunidad para confirmar que está fabricando un buen troquel antes de colocarlo en el producto final.

TSV

Una sección de los TSV que conectan las capas de DRAM.



Una prueba a favor de este extenso ciclo de pruebas es la gran cantidad de TSV integrados en cada DRAM. Tech Insights informa que hay casi 2100 almohadillas TSV en cada troquel DRAM (a continuación se muestra una muestra de sección transversal). Además de usarse para datos, E / S, energía y redundancia, aparentemente un porcentaje significativo se usa para probar los propios TSV. Este control de errores detallado permite a Hynix determinar exactamente qué TSV no están cumpliendo con las expectativas y sustituir uno de los TSV redundantes cuando sea necesario.

Por qué son importantes los pequeños detalles

Desde AMD anunció que lanzaría HBM , ha habido rumores de que HBM era excesivamente caro, tenía un mal rendimiento o ambas cosas. El extracto de Tech Insights no aborda directamente ninguna de estas afirmaciones, pero ofrece algunas pruebas indirectas. Hynix ha creado un sistema de prueba que les permite realizar pruebas de dados en mal estado en todos los niveles. Pueden probar la pila de tres circuitos integrados, pueden probar la DRAM de nivel superior antes de montarla, y pueden probar los TSV después del montaje y tener un método para cambiar a TSV redundantes en caso de que se encuentre un enlace defectuoso en lugar de desechar el pila completa de troqueles.

El valor de poder probar el producto en varias etapas no puede subestimarse. Algunos de ustedes recordarán Rambus y su fallido intento de conquistar el mercado de DRAM a fines de la década de 1990 y principios de la de 2000. Los DIMM de Rambus eran extremadamente caros cuando se lanzaron, y hubo algunos rumores conspiradores que alegaban que Intel y Rambus estaban inflando falsamente el precio, o que los fabricantes de DRAM estaban tratando deliberadamente de paralizar el producto.



Mientras que toda la situación de la RDRAM estaba Muy político, un contacto con el que hablamos en una empresa de memorias que estaba totalmente a bordo con el cambio de RDRAM nos dijo que no, había problemas reales que paralizaban los rendimientos de RDRAM. Uno de los más fundamentales fue que no había forma de probar si un chip RDRAM individual era bueno o no antes de montarlo en una serie para hacer un módulo RIMM. Si el módulo no se probaba perfectamente, tenía que desmontarse y cambiarse, pieza por pieza, hasta que se encontrara un circuito integrado defectuoso. Dado que era posible tener más de un IC defectuoso a la vez, este paso tenía que realizarse utilizando un conjunto de chips 'conocido en buen estado' hasta que cada RIMM fuera 'conocido como bueno'. Combinado con los bajos rendimientos que son típicos de cualquier memoria en rampa, esta incapacidad para probar componentes individuales contribuyó sustancialmente a los altos precios de RDRAM cuando se lanzó por primera vez.

Según todas las cuentas, Hynix no solo ha lanzado una nueva solución con la piel de sus dientes, sino que ha creado un diseño escalable que es un buen augurio para el futuro del estándar de memoria. El intercalador se basa en un proceso de 65 nm muy barato, y ya sabemos que HBM2 está aumentando.

Copyright © Todos Los Derechos Reservados | 2007es.com