A medida que los costos de diseño de chips se disparan, el nodo de proceso de 3 nm está en peligro

La industria de los semiconductores ha tenido cada vez más dificultades para ofrecer nuevos nodos de proceso en los últimos años, ya que los beneficios de cada nuevo nodo se han reducido y los costos de adopción han aumentado. Una de las principales razones por las que fundiciones como TSMC, GlobalFoundries, Samsung e Intel están trabajando para introducir la litografía ultravioleta extrema (EUV) en los próximos nodos de proceso es porque el costo de no el uso de EUV se ha vuelto insostenible.

Pero aunque se espera que EUV reduzca el costo de fabricación de procesadores al reducir la cantidad de máscaras requeridas por diseño, no hace nada para reducir el costo de diseño del chip en primer lugar, y los costos de diseño del chip están aumentando tan rápidamente que podrían efectivamente acabar con el escalado de semiconductores a largo plazo en toda la industria.

Un artículo reciente en Semi-ingeniería exploró este fenómeno y las desagradables curvas de costos que lo impulsan. En este momento, Samsung y GlobalFoundries esperan ofrecer FET de nanohojas como sucesor de FinFET, mientras que TSMC está explorando tanto nanohojas como nanocables (Intel no ha dicho nada sobre sus planes). Todos estos enfoques son altamente teóricos (3nm no es un nodo a corto plazo en cualquier caso), pero hay un problema diferente esperando entre bastidores, incluso si estos nuevos tipos de transistores se pueden refinar y llevar al mercado: el costo de diseño. Se espera que el precio de un chip de 3 nm oscile entre $ 500 millones y $ 1,5 mil millones, con la última cifra reservada para una GPU de gama alta de Nvidia.



El siguiente cuadro de IBS muestra los costos de diseño esperados hasta 5 nm; el punto de datos de 3 nm ni siquiera está en el gráfico todavía. Tratar la columna '16nm' como equivalente a los distintos chips de 12/14/16 nm que hemos visto en el mercado hasta ahora, significa un costo de aproximadamente $ 100 millones para construir una nueva GPU, CPU o SoC. Incluso a 7 nm, el costo del diseño se ha triplicado. Pero pasar de 7 nm a 3 nm significaría aumentar los costos en un factor adicional de 5 veces.

nano3

Fuente: IBS

'La industria necesita obtener un aumento importante en la funcionalidad, así como un pequeño aumento en los costos de los transistores para justificar el uso de 3 nm', dijo Handel Jones, director ejecutivo de International Business Strategies (IBS). '3nm costará entre $ 4 mil millones y $ 5 mil millones en el desarrollo de procesos, y el fabuloso costo de 40,000 obleas por mes será de $ 15 mil millones a $ 20 mil millones'.

Y todo ese efectivo se está distribuyendo en busca de mejoras cada vez más pequeñas. En 3 nm, la mejora relativa de precio / rendimiento que se espera ofrecer es de alrededor del 20 por ciento, en comparación con aproximadamente el 30 por ciento en la actualidad.

Revirtiendo la industria de los semiconductores

Los problemas de costos ya han comenzado a transformar la industria de los semiconductores en su conjunto. Con cada vez menos clientes moviéndose a nuevos nodos, es cada vez más difícil para las empresas justificar estas actualizaciones, que es una de las razones por las que quedan tan pocas fundiciones importantes a la vanguardia. TSMC, Samsung, GlobalFoundries e Intel son las últimas cuatro fundiciones de vanguardia en pie. Y la dificultad de impulsar los FinFET y los diseños posteriores podría tener otro impacto del que no se habla mucho en estos días: la rehabilitación / mejora de nodos más antiguos, en contraposición a la construcción continua de nuevos.

A medida que aumenta el costo de mudarse a un nuevo nodo, también aumenta el valor relativo de mejorar los nodos antiguos como un medio para ofrecer mejoras significativas al cliente. Ya hemos visto alguna evidencia de estos cambios, y las fundiciones a veces destacan mejoras en nodos más antiguos o el uso de nodos más antiguos combinados con técnicas de fabricación más nuevas. Cuando Samsung cambió a construir 3D NAND, por ejemplo, lo hizo en un proceso de 40 nm. Al utilizar un nodo de proceso más antiguo, Samsung pudo mejorar las características de su TLC NAND. Si bien Micron e Intel no han indicado específicamente qué nodo de proceso utilizan para su celda de cuatro niveles (QLC) NAND, es casi seguro que también se construirá en un nodo de proceso más antiguo. Y GlobalFoundries tiene un Nodo de 22 nm con FDSOI - un intento obvio de atender a los clientes que querían pasar a un nodo de proceso mejorado por debajo de 28 nm, pero necesitaban poca energía y costos de diseño más bajos en comparación con FinFET de 14/16 nm. (Los costos de diseño son más altos para FinFET, los costos de obleas son más altos para FD-SOI).

Un costo de diseño de $ 500M - $ 1.5B requeriría que AMD, Intel o Nvidia distribuyeran su trabajo durante períodos de tiempo más largos, y la duración exacta dependería, por supuesto, de los ingresos generales de la empresa. Pero independientemente, representa un desembolso de efectivo enorme que estas empresas no pagan actualmente. Y eso, a su vez, podría dificultar que incluso las empresas más grandes justifiquen ese tipo de inversión. También ayuda a explicar por qué estas empresas están tan interesadas en los mercados de inteligencia artificial y aprendizaje automático. Se necesitarán enormes cifras de ingresos para justificar estos gastos, y el alto costo del hardware para los mercados de centros de datos y empresas puede ser la única forma de justificar la construcción de hardware para el consumidor. Si las curvas de costos se vuelven demasiado feas, la escala general podría detenerse de manera efectiva, incluso si los físicos aún no están fuera del margen.

Copyright © Todos Los Derechos Reservados | 2007es.com